宏定义
#define	LL_TIM_DMABURST_LENGTH_1TRANSFER 0x00000000U
#define	LL_TIM_DMABURST_LENGTH_2TRANSFERS TIM_DCR_DBL_0
#define	LL_TIM_DMABURST_LENGTH_3TRANSFERS TIM_DCR_DBL_1
#define	LL_TIM_DMABURST_LENGTH_4TRANSFERS (TIM_DCR_DBL_1 \| TIM_DCR_DBL_0)
#define	LL_TIM_DMABURST_LENGTH_5TRANSFERS TIM_DCR_DBL_2
#define	LL_TIM_DMABURST_LENGTH_6TRANSFERS (TIM_DCR_DBL_2 \| TIM_DCR_DBL_0)
#define	LL_TIM_DMABURST_LENGTH_7TRANSFERS (TIM_DCR_DBL_2 \| TIM_DCR_DBL_1)
#define	LL_TIM_DMABURST_LENGTH_8TRANSFERS (TIM_DCR_DBL_2 \| TIM_DCR_DBL_1 \| TIM_DCR_DBL_0)
#define	LL_TIM_DMABURST_LENGTH_9TRANSFERS TIM_DCR_DBL_3
#define	LL_TIM_DMABURST_LENGTH_10TRANSFERS (TIM_DCR_DBL_3 \| TIM_DCR_DBL_0)
#define	LL_TIM_DMABURST_LENGTH_11TRANSFERS (TIM_DCR_DBL_3 \| TIM_DCR_DBL_1)
#define	LL_TIM_DMABURST_LENGTH_12TRANSFERS (TIM_DCR_DBL_3 \| TIM_DCR_DBL_1 \| TIM_DCR_DBL_0)
#define	LL_TIM_DMABURST_LENGTH_13TRANSFERS (TIM_DCR_DBL_3 \| TIM_DCR_DBL_2)
#define	LL_TIM_DMABURST_LENGTH_14TRANSFERS (TIM_DCR_DBL_3 \| TIM_DCR_DBL_2 \| TIM_DCR_DBL_0)
#define	LL_TIM_DMABURST_LENGTH_15TRANSFERS (TIM_DCR_DBL_3 \| TIM_DCR_DBL_2 \| TIM_DCR_DBL_1)
#define	LL_TIM_DMABURST_LENGTH_16TRANSFERS (TIM_DCR_DBL_3 \| TIM_DCR_DBL_2 \| TIM_DCR_DBL_1 \| TIM_DCR_DBL_0)
#define	LL_TIM_DMABURST_LENGTH_17TRANSFERS TIM_DCR_DBL_4
#define	LL_TIM_DMABURST_LENGTH_18TRANSFERS (TIM_DCR_DBL_4 \| TIM_DCR_DBL_0)
#define	LL_TIM_DMABURST_LENGTH_19TRANSFERS (TIM_DCR_DBL_4 \| TIM_DCR_DBL_1)
#define	LL_TIM_DMABURST_LENGTH_20TRANSFERS (TIM_DCR_DBL_4 \| TIM_DCR_DBL_1 \| TIM_DCR_DBL_0)
#define	LL_TIM_DMABURST_LENGTH_21TRANSFERS (TIM_DCR_DBL_4 \| TIM_DCR_DBL_2)
#define	LL_TIM_DMABURST_LENGTH_22TRANSFERS (TIM_DCR_DBL_4 \| TIM_DCR_DBL_2 \| TIM_DCR_DBL_0)
#define	LL_TIM_DMABURST_LENGTH_23TRANSFERS (TIM_DCR_DBL_4 \| TIM_DCR_DBL_2 \| TIM_DCR_DBL_1)
#define	LL_TIM_DMABURST_LENGTH_24TRANSFERS (TIM_DCR_DBL_4 \| TIM_DCR_DBL_2 \| TIM_DCR_DBL_1 \| TIM_DCR_DBL_0)
#define	LL_TIM_DMABURST_LENGTH_25TRANSFERS (TIM_DCR_DBL_4 \| TIM_DCR_DBL_3)
#define	LL_TIM_DMABURST_LENGTH_26TRANSFERS (TIM_DCR_DBL_4 \| TIM_DCR_DBL_3 \| TIM_DCR_DBL_0)

宏定义文档

#define LL_TIM_DMABURST_LENGTH_10TRANSFERS (TIM_DCR_DBL_3 | TIM_DCR_DBL_0)

传输将对从DMA突发基地址开始的10个寄存器进行

Definition at line 1416 of file stm32g4xx_ll_tim.h.

#define LL_TIM_DMABURST_LENGTH_11TRANSFERS (TIM_DCR_DBL_3 | TIM_DCR_DBL_1)

传输将对从DMA突发基地址开始的11个寄存器进行

Definition at line 1417 of file stm32g4xx_ll_tim.h.

#define LL_TIM_DMABURST_LENGTH_12TRANSFERS (TIM_DCR_DBL_3 | TIM_DCR_DBL_1 | TIM_DCR_DBL_0)

传输将对从DMA突发基地址开始的12个寄存器进行

Definition at line 1418 of file stm32g4xx_ll_tim.h.

#define LL_TIM_DMABURST_LENGTH_13TRANSFERS (TIM_DCR_DBL_3 | TIM_DCR_DBL_2)

传输将对从DMA突发基地址开始的13个寄存器进行

Definition at line 1419 of file stm32g4xx_ll_tim.h.

#define LL_TIM_DMABURST_LENGTH_14TRANSFERS (TIM_DCR_DBL_3 | TIM_DCR_DBL_2 | TIM_DCR_DBL_0)

传输将对从DMA突发基地址开始的14个寄存器进行

Definition at line 1420 of file stm32g4xx_ll_tim.h.

#define LL_TIM_DMABURST_LENGTH_15TRANSFERS (TIM_DCR_DBL_3 | TIM_DCR_DBL_2 | TIM_DCR_DBL_1)

传输将对从DMA突发基地址开始的15个寄存器进行

Definition at line 1421 of file stm32g4xx_ll_tim.h.

#define LL_TIM_DMABURST_LENGTH_16TRANSFERS (TIM_DCR_DBL_3 | TIM_DCR_DBL_2 | TIM_DCR_DBL_1 | TIM_DCR_DBL_0)

传输将对从DMA突发基地址开始的16个寄存器进行

Definition at line 1422 of file stm32g4xx_ll_tim.h.

#define LL_TIM_DMABURST_LENGTH_17TRANSFERS TIM_DCR_DBL_4

传输将对从DMA突发基地址开始的17个寄存器进行

Definition at line 1423 of file stm32g4xx_ll_tim.h.

#define LL_TIM_DMABURST_LENGTH_18TRANSFERS (TIM_DCR_DBL_4 | TIM_DCR_DBL_0)

传输将对从DMA突发基地址开始的18个寄存器进行

Definition at line 1424 of file stm32g4xx_ll_tim.h.

#define LL_TIM_DMABURST_LENGTH_19TRANSFERS (TIM_DCR_DBL_4 | TIM_DCR_DBL_1)

传输将对从DMA突发基地址开始的19个寄存器进行

Definition at line 1425 of file stm32g4xx_ll_tim.h.

#define LL_TIM_DMABURST_LENGTH_1TRANSFER 0x00000000U

传输将对从DMA突发基地址开始的1个寄存器进行

Definition at line 1407 of file stm32g4xx_ll_tim.h.

#define LL_TIM_DMABURST_LENGTH_20TRANSFERS (TIM_DCR_DBL_4 | TIM_DCR_DBL_1 | TIM_DCR_DBL_0)

传输将对从DMA突发基地址开始的20个寄存器进行

Definition at line 1426 of file stm32g4xx_ll_tim.h.

#define LL_TIM_DMABURST_LENGTH_21TRANSFERS (TIM_DCR_DBL_